EUA fabricam o primeiro chip 3D real com nanotubos de carbono e RAM integrada — salto de até 1000x em eficiência

Pesquisadores de várias universidades americanas e uma foundry comercial nos Estados Unidos anunciaram uma inovação marcante em tecnologia de semicondutores: o desenvolvimento do que é descrito como o primeiro chip verdadeiramente tridimensional (3D) produzido em uma fábrica de chips comercial.

O protótipo combina memória e lógica em uma única pastilha de silício, usando transistores baseados em nanotubos de carbono e camadas de memória RRAM, o que pode abrir caminho para ganhos expressivos em desempenho e eficiência em hardware voltado a inteligência artificial e outras aplicações avançadas.

O que significa um chip tridimensional real?

A arquitetura tradicional de semicondutores é bidimensional, com componentes posicionados lado a lado sobre a superfície do chip.

No novo projeto, a lógica de processamento e as células de memória são empilhadas verticalmente em um único wafer, ampliando a densidade de conexões e encurtando os trajetos de comunicação entre unidades de processamento e dados.

O método ultrapassa soluções anteriores de “empacotamento 3D” em que múltiplos chips eram integrados em um mesmo pacote; aqui, as camadas são criadas sequencialmente no mesmo circuito integrado, o que caracteriza um verdadeiro circuito integrado tridimensional monolítico.

Como foi produzido o protótipo?

O chip foi fabricado no processo de produção comercial da SkyWater Technology, uma foundry localizada nos Estados Unidos conhecida por operar em tecnologia madura de 90 nm a 130 nm.

A fabricação utilizou um processo de baixa temperatura (cerca de 415 °C) para evitar danos à camada inferior de circuitos enquanto camadas sucessivas eram adicionadas.

Desta forma, o processo permitiu a integração em uma única pastilha de transistores de efeito de campo com nanotubos de carbono, memória resistiva não volátil (RRAM) e lógica CMOS tradicional de silício, com uma densa rede de interconexões verticais que reduzem significativamente a distância de sinal entre os componentes.

Resultados em testes e simulações

Quando comparado com um chip tradicional de design plano operando com latência e área semelhantes, o protótipo mostrou ganhos de desempenho de aproximadamente quatro vezes em throughput em testes de hardware reais.

Além disso, por meio de simulações com pilhas mais altas de memória e computação, o grupo de pesquisa observou até doze vezes mais desempenho em cargas de trabalho típicas de inteligência artificial, incluindo modelos derivados da arquitetura de grandes modelos de linguagem.

Os pesquisadores também estimam que, à medida que a integração vertical continuar a se expandir, essa abordagem poderia resultar em melhorias entre 100 vezes e 1 000 vezes no produto energia-atraso — uma métrica que combina eficiência energética e velocidade — em comparação com as arquiteturas 2D convencionais.

Designs com camadas adicionais mostram potencial de melhorias entre 100 vezes e 1000 vezes no produto energia-atraso, que combina eficiência energética e velocidade, à medida que a integração vertical é ampliada além dos protótipos atuais

Participação das universidades e da indústria

O desenvolvimento do chip envolveu engenheiros e cientistas de Stanford University, Carnegie Mellon University, University of Pennsylvania e MIT, em parceria com a SkyWater Technology, que transformou o conceito de pesquisa acadêmica em um protótipo fabricado em ambiente industrial.

A colaboração entre academia e indústria é vista como um passo importante para demonstrar que as chamadas arquiteturas monolíticas 3D podem ser produzidas fora de laboratórios especializados e migrar para linhas de produção confiáveis usadas pela indústria de semicondutores.

Etapa além dos chips convencionais

Subhasish Mitra, professor de engenharia elétrica e ciência da computação em Stanford e principal investigador do projeto, comentou que a transição de um conceito acadêmico para um chip fabricado em um foundry comercial abre portas para uma nova era de produção de semicondutores, com potencial para atender às demandas futuras de sistemas de IA e computação de alta intensidade.

A integração vertical pode ser entendida como uma evolução das estratégias de desempenho dos semicondutores, que historicamente dependem da miniaturização de transistores em planos bidimensionais.

Ao utilizar a terceira dimensão, engenheiros esperam reduzir gargalos de comunicação interna e superar limitações físicas que a arquitetura tradicional enfrenta hoje.

Onde essa tecnologia pode chegar?

Embora o protótipo ainda esteja em estágio inicial, os resultados indicam que os chips 3D monolíticos com nanotubos de carbono e memória integrada podem oferecer caminhos para dispositivos com densidade de processamento e eficiência energética muito superiores às opções atuais.

Isso é bem-vindo em aplicações como aceleradores de IA, sistemas embarcados de alto desempenho e equipamentos que demandam uma combinação de grandes volumes de dados e baixo consumo energético.

Leia também:

• China pode fazer o maior investimento público em chips da história: US$ 70 bilhões
• TSMC diz que demanda mundial de chips é três vezes maior do que a empresa pode produzir
• Pesquisadores conseguem integrar materiais 2D em chips de silício

O futuro da produção de chips

Ao combinar nanotecnologia, memória avançada e integração vertical em uma única pastilha, pesquisadores e fabricantes mostram que novas arquiteturas de semicondutores podem emergir como alternativas viáveis à escala industrial, influenciando o design de hardware nas próximas décadas.

Assim, quem sabe os limites tradicionais de desempenho imposto pela arquitetura 2D possam ser reavaliados e que a produção local de chips com arquiteturas inovadoras pode ganhar relevância estratégica em um contexto global de competição tecnológica acelerada.

Fonte: Universidade de Stanford