HBM4: JEDEC oficializa o padrão de memória ultrarrápida para a era da inteligência artificial

A JEDEC Solid State Technology Association anunciou oficialmente a nova especificação para memórias HBM4 (High Bandwidth Memory 4), sob a denominação JESD238.

O padrão traz avanços significativos em largura de banda, densidade e eficiência energética, visando suprir a crescente demanda de aplicações em inteligência artificial, computação de alto desempenho (HPC) e centros de dados de última geração.

Avanços em desempenho e arquitetura

A nova arquitetura do HBM4 mantém a característica de empilhamento vertical de dies DRAM, mas com mudanças estruturais que dobram a capacidade de canais por pilha: agora são 32 canais independentes, frente aos 16 do HBM3, cada um dividido em dois pseudo-canais.

Com essa configuração, é possível atingir velocidades de transferência de até 8 Gb/s em uma interface de 2048 bits, totalizando uma largura de banda impressionante de até 2 TB/s por pilha.

Além disso, o HBM4 apresenta barramentos separados para dados e comandos, permitindo operações paralelas com menor latência — um ganho expressivo para cargas de trabalho simultâneas, comuns em ambientes de IA e HPC.

A evolução do padrão de tecnologia para memórias HBM

Característica	HBM (HBM1)	HBM2	HBM2E	HBM3	HBM4 (JESD238)
Ano de lançamento	2015	2016	2019	2022	2025 (finalizado)
Largura do barramento total	1024 bits	1024 bits	1024 bits	1024–2048 bits¹	2048 bits
Velocidade por pino	Até 1 Gb/s	Até 2 Gb/s	Até 3,2 Gb/s	Até 6,4 Gb/s	Até 8 Gb/s
Largura de banda por empilhamento	~128 GB/s	~256 GB/s	~410 GB/s	Até 819 GB/s	Até 2 TB/s
Nº de canais por pilha	8	8	8	16	32 canais (com 2 pseudo)
Capacidade por empilhamento	Até 4 GB	Até 8 GB	Até 24 GB	Até 64 GB	Até 64 GB (com 32Gb × 16)
Nº de dies por pilha	Até 4	Até 8	Até 12	Até 16	4 a 16
Tamanho da prefetch	256 bits	256 bits	256 bits	256 bits	256 bits (por pseudo canal)
Eficiência energética	Boa	Melhorada	Alta	Muito alta	Extremamente otimizada
Voltagens suportadas	~1.2V	1.2V	1.2V	1.1V	VDDQ: 0.7–0.9V / VDDC: 1.0–1.05V
Compatibilidade reversa	Não	Sim (com HBM)	Sim (com HBM2)	Sim (parcial)	Compatível com HBM3
Recursos avançados	–	ECC básico	ECC aprimorado	ECC + RAS	DRFM, ECC, RAS, DCA, DCM, etc.

---

Notas:

• ¹ HBM3 pode usar múltiplas interfaces paralelas (dual 1024-bit) para atingir os 2048 bits.
• A HBM4 é a primeira geração com barramento de dados separado do de comandos, melhorando concorrência e paralelismo.
• A HBM4 introduz melhorias físicas significativas para suportar maiores velocidades com estabilidade de sinal.

Eficiência energética com múltiplas opções de voltagem

No quesito eficiência, o padrão JESD270-4 introduz flexibilidade na alimentação elétrica com suporte a diversas combinações de voltagem: VDDQ pode operar em 0,7V, 0,75V, 0,8V ou 0,9V, enquanto o VDDC funciona em 1,0V ou 1,05V.

O que muda? Isso permite aos fabricantes otimizar o consumo energético conforme as necessidades do sistema, contribuindo para uma operação mais sustentável e adaptável.

Compatibilidade e facilidade de adoção

Outro destaque importante do HBM4 é sua retrocompatibilidade com controladores HBM3, permitindo que controladores existentes operem com ambos os padrões. A técnica reduz barreiras de adoção e promove maior flexibilidade no desenvolvimento de sistemas híbridos.

A especificação HBM4 facilita a adoção de soluções de memória mais rápidas e densas, sem exigir mudanças drásticas na infraestrutura de controle já existente

Confiabilidade aprimorada e maior densidade

O padrão também incorpora o recurso Directed Refresh Management (DRFM), que melhora a mitigação de efeitos de desgaste como o row hammer, além de oferecer melhorias em confiabilidade, disponibilidade e capacidade de manutenção (RAS). ]

As pilhas HBM4 agora suportam configurações de 4 até 16 dies, com densidades de até 32Gb por die, o que possibilita cubos de memória com até 64 GB de capacidade.

Interface física renovada e testes integrados

Com uma nova interface física e melhorias na integridade de sinal, o HBM4 está preparado para sustentar taxas de transferência mais altas com estabilidade.

Também foram incluídos mecanismos de testes internos, como suporte ao padrão IEEE 1500 e modos de loopback, além de calibragem automática e mecanismos de reparo de falhas em tempo real.

Leia também:

• Micron e Samsung disputam pela atenção da NVIDIA em memórias HBM3E
• Produção de 1c DRAM da SK Hynix para HBM4 tem salto no rendimento para 80% [RUMOR]
• CEO da NVIDIA diz que processo HBM da Samsung não é confiável

Colaboração industrial e disponibilidade

A criação da especificação contou com a colaboração de grandes fabricantes de memória, incluindo Samsung, SK Hynix e Micron. As primeiras amostras e produtos comerciais compatíveis com HBM4 devem começar a ser apresentados ao mercado ainda em 2025, alinhando-se à demanda crescente de desenvolvedores de chips para IA e hyperscalers.

Fonte: JEDEC